### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 29.03.1991

(51)Int.CI.

H01L 29/784

(21)Application number: 01-210071 (22)Date of filing:

16.08.1989

(71)Applicant:

HITACHI LTD

(72)Inventor:

JINRIKI HIROSHI


**NAKADA MASAYUKI MUKAI KIICHIRO** 

## (54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain an IGFET using a transition metal oxide film especially for a gate insulation film by penetrating the gate insulation film without performing light oxidation and by implanting ion.

CONSTITUTION: An SiO2 is provided on the surface of a p-type Si substrate 1 for implanting a channel of BF2. The SiO2 film is eliminated and a tantalum pentoxide 2 is sputtered. Treatment is performed within dry O2 at 800° C and an SiO2 film 3 is formed between the substrate 1 and the tantalum pentoxide 2. Then, a W film 4 is sputtered and a PSG 5 is superposed. The PSG 5 is subjected to patterning and the W film 4 is machined with the PSG 5 as a mask. Then, As ion is implanted, thermal treatment is performed within N2 for producing an n+ layer 6, and a drain layer is provided in self-aligned manner to a W gate pattern. Further, an interlayer insulation film 7 is superposed and a wiring metal film 8 is provided for completing an FET. With this method, it is possible to form an IGFET without performing light oxidation even if a material with an extremely rapid diffusion of an oxidation seed such as tantalum pentoxide is used as a gate insulation film.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## ⑲ 日本国特許庁(JP)

四 特 許 出 顧 公 開

# <sup>⑫</sup>公開特許公報(A)

平3-74878

®Int. Cl. 5 H 01 L 29/784

識別配号

庁内整理番号

❸公開 平成3年(1991)3月29日

8728-5F H 01 L 29/78

301 C

審査請求 未請求 請求項の数 9 (全11頁)

**9**発明の名称 半導体装置の製造方法

②特 顧 平1-210071

②出 頭 平1(1989)8月16日

博 审官郑原华

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

**@発明者向 喜一郎** 

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

**创出 願 人 株式会社日立製作所** 

東京都千代田区神田駿河台4丁目6番地

**9**代 理 人 弁理士 小川 勝男 外1名

明 細 書

1.発明の名称

半導体装置の製造方法

## 2. 特許請求の範囲

- 1・第一部電型を対している。 第一部電型を対している。 第一部電型を対している。 では、 
  のこのが、 
  のに、 
  に、 
  のに、 
  のに、
- 2. 特許請求の範囲第1項の半導体装置の製造方

個面を覆うように側蓋絶象膜を形成し、更に、 第一の絶象膜を堆積し、鉄第一の絶象膜を貫通 してイオン打ち込みを行い、該半導体基体上に 第一の第二導電型の領域を形成し、さらに、該 倒壁絶象膜を覆うように第二の傾壁絶象膜を形 成して、第二の絶縁膜を堆積し、政第二の絶象 膜を貫通してイオン打ち込みを行い、該半導体 基体上に該第一の第二導電型の領域よりも高涨 度の第二の第二導電型の領域を形成し、少なく・ ともソース領域,ドレイン領域のいずれかを形 成したことを特徴とする絶象ゲート巡電昇効果 トランジスタおよびその製造方法。

4 . 第一導電型の半導体基板に設けた第二導電型 の二つの領域でソース領域、ドレイン領域を構 成し、ゲート絶象膜として少なくとも酸化タン タル、酸化ニオビウム、酸化イツトリウム、酸 化ハフニウム,酸化ジルコニウム,酸化チタニ、 ウムのいずれか、もしくはその程度膜もしくは その混合物からなるゲート絶敏膜と底ゲート絶 縁膜を介して設けたゲート電極よりなる絶縁が

ート型電界効果トランジスタの製造方法におい て、該ゲート絶象膜上の該ゲート電極を加工し た後、該半導体基体製団に露出した該ゲート絶 最勝を賞通してイオン打ち込みを行い第一の第 二導電型の領域を形成した後、該ゲート絶象膜 上にあり、ゲート電極の傾面を覆うように側数 絶歓膜を形成し、更に、第二の絶象膜を堆積し、 該第二の絶縁膜を黄道してイオン打ち込みを行 い、該半導体基体上に該第一の第二導電型の領 域よりも高濃度の第二の第二導電型の領域を形 成し、少なくともソース領域。ドレイン領域の いずれかを形成したことを特徴とする絶縁ゲー ト型電界効果トランジスタおよびその製造方法。

5.該ゲート絶嫌膜が酸化タンタル,酸化ニオピ ウム、酸化イツトリウム、酸化ハフニウム、酸 化ジルコニウム、酸化チタニウムのいずれか、 もしくはその積層膜もしくはその混合物と、二 酸化シリコンとの種層膜であることを特徴とす る特許請求の範囲第1項、第2項、第3項もし くは餌4項記載の絶縁ゲート型電界効果トラン

ジスタおよびその製造方法。

- 6。所定の半導体基板上に設けた少なくともソー ス領域、ドレイン領域、および上記半導体基板 上の所定領域に少なくも酸化タンタル。酸化ニ オピウム,酸化イツトリウム,酸化ハフニウム, 酸化ジルコニウム、酸化チタニウムのいずれか、 もしくはその混合物を含むゲート絶象膜とゲー **卜絶敏膜を介して設けたゲート電極よりなる電** 界効果トランジスタの製造方法において、該ゲ ート電極と該ゲート絶縁膜を加工した後、第一 の絶縁膜を堆積し、具方性エツチングを行ない ゲート電極の値壁に絶象膜を形成し、該基体を 酸化性雰囲気にて熱処理して基体表面を酸化し た後、該半導体基体の反対導電型の不執物を注 入してはソース、ドレイン領域を形成したこと を特徴とする半導体装置の製造方法。
- 7. 特許請求の範囲第6項の半導体装置の製造方 法において、はゲート電極と該ゲート絶象膜を 加工した後、第一の絶象膜を堆積し、該第一の 納益難を賞通して該半導体基体の反対導電型の

不純物を注入して該ソース、ドレイン領域を形 成したことを特徴とする半導体装置の製造方法。

- 8. 前記特許請求の範囲第6項の半導体装置の製 造方法において、該ゲート電極と該ゲート絶縁 膜を加工した後、第一の絶象膜を堆積し、該絶 敏膜を貫通して該基板に低機度不純物領域を形 成した後、さらに側壁に第二の絶縁態を形成し、 該基体を酸化性雰囲気にて熱処理して基体殺面 を酸化した後、該半導体基体の反対導電型の不 動物を注入してはソース、ドレイン領域を形成 したことを特徴とする半導体装置の製造方法。
- 9. 前記特許請求の顧囲第6項、第7項もしくは 第8項の半進体装置の製造方法において、該ゲ ート電極を避化タンタル、酸化ニオピウム、酸 化イツトリウム、酸化ハフニウム、酸化ジルコ ニウム。酸化チタニウムのいずれか、もしくは その混合物と、二酸化シリコンの混合物である ことを特徴とする半選体装置の製造方法。
- 3.発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置およびその製造方法に関するもので、特にゲート絶縁膜に遷移金属酸化膜を用いた電界効果型トランジスタおよびその製造方法に関するものである。

#### 〔従来の技術〕

選移金属酸化膜をゲート絶敏膜に用いた電界効果トランジスタを製造する際に、従来技術においては、ゲート電極とゲート絶敏膜を加工した後、改ちに基板あるいは多結品シリコンゲート設置を 酸化することが行なわれてきた。

#### (幾明が解決しようとする課題)

しかし、ゲート絶縁膜に五酸化タンタルなどの酸化種の拡散が落しく速い材料を適用した場合には、図3(a)。(b)に示すように跛酸化時にゲート絶縁腹が離出しているのが一ト絶縁腹が離しているのでした動物の半遊体基板やゲート電影を食化してはゲートの場合に変が、この現象は酸化学四気中に水蒸気を含む場合に著しい。その結果、駄楔形の酸化の生じた部分の電料効果トラ

を行うか、あるいは、便壁を形成後に別の絶象膜を堆積させて、この堆積膜を貫通させてインプラを行うのが妥当である。この場合、いずれのプロセスにおいても、ゲート電極とゲート絶象膜の加工端は一致することはない様にする。

また、上記問題を解決するため、前出の酸化の 際にゲート絶数膜が解出しないように側盤を該絶 軟膜よりも酸化種の拡散が遅い絶象膜を堆積した 後、酸化を行なう。

#### (作用)

ゲート絶敏度をゲート加工時の際に残すことにより、ライト酸化は不要になる。また、 偶璧を形成した場合にはインプラ用の堆積膜を形成することのリーク電流はゲート絶敏膜スルーの場合には、 ケート絶敏膜は残るので問題ない。 また、 個壁を 絶した場合には、 何壁加工時に はま を 必成した場合には、 何壁加工時に は オフセット型 となりリーク電流の増加を抑えることができる。

また、ゲート絶象膜酸化程の拡散がゲート絶象

ングスタのチャンネル領域は反転電圧が大きくなり、しきい電圧が大きくなるといった問題が生じる。この現象は図3 (c) に示す様に、ゲートの側壁に側壁酸化膜を形成した場合においても、完全に抑えるのは難しい。

## 〔報題を解決するための手段〕

この問題を解決するため、いわゆるライト酸化 を行なわずにゲート熱縁膜を貫通させてインプラ

膜より遅い絶縁膜で覆つておくことにより、酸化 性雰囲気に曝された際に、鉄絶縁膜に達する酸化 毬の濃度が低下するため、楔形の酸化が進行しに くくなる。

#### (突施例)

#### (奖施例1)

本発明の半導体装置の製造方法の一実施例を断面構造を用いて図1に示す。

P型シリコン基板1の表面に10nmの二酸化シリコンを形成した後、40kev、2.0×10<sup>12</sup> ロッカーの B F 2 の F 2 の F 2 の B F 2 の

2 n m の S i O s 膜 3 が生じている。その上に 3 0 0 n m の タングステン膜 4 をスパンターにより形成した。さらに、タングステン 4 上に、PSG 膜 5 を行い P S G を が で と が で を で が で な か と が で を で が で な か に な り に か な に な り に か な に な り に か な に な り の で 変 者 雰 頭 気 で の 熱 と 3 0 0 で 変 者 雰 頭 気 で の 熱 と 3 0 0 で 変 者 雰 頭 し に か で ら か に か な か に か け と か に た い し て 自 己 整合的に 形 成 す る こ と が で き た 。

さらに層間絶敏膜7を形成、コンタクト孔の関ロ、記録金属膜8の形成をおこない電界効果型トランジスタを製造した(c)。

図2は本実施例で得られたデバイスのしきい値 (Vth)電圧のシフト量と伝達コンダクタンスの劣化ΔGm/Gm。のストレス電圧印加時間依存性を、従来の二酸化シリコン5nmをゲート絶縁膜とするチャネル長0.3μmのMOSFETと比較

タル2の間に約2mmのSiOェ 膜3が生じてい る。その上に300nmのタングステン膜4をス パツターにより形成した。さらに、タングステン 4上に、PSG膜5を形成した。この後ゲート電 極のパターニングを行いPSGを加工した後、 PSGをマスクとしてタングステンを加工して、 図5 (a) に示す断面形状を得る。次に、PSG 腱を堆積して、全面エツチを行い側壁9を残す 「(因4 (b))。この際、PSG膜の加工時に酸 化タンタル2/二酸化シリコン3の積層膜を同時 に加工する。次に、二酸化シリコン終10を堆積 して、4 0 kevで 5 . 0 × 1 0 <sup>15</sup> ca <sup>- 2</sup> の 低米イオン 注入と900℃窒素雰囲気での熱処理を行ない n 型富濃度拡散層6を形成し、ソース及びドレイン 領域とした(図5(a))。さらに層間絶縁膜7 を形成、コンタクト孔の関ロ、配線金属膜8の形 成をおこない電界効果型トランジスタを製造した (因 5 (d))。本実施例で得られたデバイスの しきい値(Vtb)電圧のシフト量と伝達コンダ クタンスの劣化AGm/Gmoのストレス電圧印 したものである。酸化タンタルと二酸化シリコンの積層膜を用いた場合にはいずれも一桁以上変動量を小さく抑えることができた。この結果、チヤネル長が0.3 μm以下のデバイスにおいて本発明を用いたデバイスの特性は極めて優れた信頼性を得られることがわかつた。

#### (炎旋例2)

第5図に実施例2の概略図を示す。

p型シリコン基板1の設面に10nmの二酸化シリコンを形成した後、40kev、2・0×10<sup>12</sup> cm<sup>-2</sup>のBド2のチヤネルインプラを行う。この後、この出酸化シリコン膜を除去して、この投化シリコン膜を除去して、この投化タンタル膜を除去して、このででである。本実施倒では五酸化タンタルの形成を反応性スパッタを用いたがタンタルアルコオキレートあるいは塩化タンタルを分が、カースがカースがカースがカースがカースがカースがカースがカースが大きる。その後、800℃乾燥酸素学四気で熱処理を行なう。この後、シリコン基板1と五酸化タン

加時間依存性を、従来の二酸化シリコン5 n m をゲート絶縁酸とするチャネル長 0 . 3 μ m の MOSFETと比較すると、実施例 1 と 関様に、酸化タンタルと二酸化シリコンの積層膜を用いた場合の方が、いずれも一桁以上変動量を小さく抑えることができ、優れた信頼度を有するデバイスであることがわかつた。

#### (実施例3)

前述の実施例1,2において示した製造方法を 2段階で行うことにより、LDD(lightly doped drain )構造のMOSトランジスタを製造できる。

第6因に実施例3の概略図を示す。

実施例1に示すプロセスにより図6 (a) に示す新面構造を得る。ここで、第一の拡散層11は2.0×10<sup>18</sup>cm<sup>-2</sup>の砒楽イオンをゲートパターンについてセルフアラインで打ち込んでいる。次に、実施例2に示す方法により、ゲート電極の側面部に側壁絶象膜12を形成する。この際、酸化タンタル2/二酸化シリコン3の程層膜を同時に加工する。次に、PSG度13を堆積して、5.0×

10<sup>18</sup> cm<sup>-2</sup>で砒業イオン注入を行ない第二段階の拡散層14を形成した。

この際、第一段階の拡散層形成のためのイオン 打ち込み量、第二段階のイオン打ち込み量はLDD (Lightly Doped Drain)として十分な特性が得ら れるように設定してある。

#### (突施例4)

実施例3と阿様に、LDD構造のMOSFETを形成するには、実施例2に示す方法を二段階で行うことによっても製造することができる。この製造によっても製造することができる。この製造により、図7(a)に示す断面形状を持る。 n型放散層16はPSG膜15を対して2.0×10<sup>18</sup>cm<sup>-18</sup>の砒端イオンをゲートパターンについてセルフアラインで打ち込んでいる。更に、PSG膜を堆積して全面エンチングを行うことにより、第2の側壁絶線17を形成する。更に、PSG膜18を堆積した後、5.0×10<sup>18</sup>cm<sup>-18</sup>で砒端イオン注入を行う。このイオン打ち込み量は第一段階の打ち込みよりも濃度が高く設定されている

その後、低業イオン注入と950で窒素雰囲気での熱処理を行ない n型高濃度拡散層 27を形成し、ソース及びドレイン領域とした。イオン注入は80kev の加速電圧で行ない、多結晶シリコン・パターンにたいして自己整合的に形成することが

ので、LDD構造のHOSFETを形成することができる。また、900℃の無処理を行うことにより、 拡散層プロフアイルを7図(c)のように最適化 した。

#### (实施例5)

第8図に実施例5の概略図を示す。

P型シリコン基板21上に業子分離領域222を形成した後、基板表面にゲート絶數膜として10 法板表面にゲート絶數膜として20 法板表面にゲート絶數膜として20 法成功を反応性スパッタを開いたがタンアルタルを開いたがクロボックのカーのカーのクションののクロボックでは一般では一般では一般である。その上に多いないのかが、100 に対した。その上に300 mmの多結晶シリコンには、200 mmの多結晶シリコンには、200 mmの多結晶シリコンには、200 mmの多結晶シリコンには、200 mmの多結晶シリコンには、200 mmの多結晶シリコンには、200 mmの多結晶シリコンは、200 mmの上に300 mmの多結晶シリコンは、200 mmの上に300 mmの多結晶シリコンは、200 mmの上に300 mmの多結晶シリコンは、200 mmの上に300 mmの多結晶シリコンは、200 mmの上に300 mmの上に300 mmの多結晶シリコンは、200 mmの上に300 mmの多結晶シリコンは、200 mmの多には、200 mmの上に300 mmの多には、200 mmの上に300 mmの上に

## できた。

さらに層間絶縁膜30を形成、コンタクト孔の 調口、配線金属膜31の形成をおこない健身効果 型トランジスタを製造した。

その結果、電界効果型トランジスタのしきい電 圧は、1.0 V となり、他の電気的特性も良好で あつた。

#### (実施例6)

第8図に実施例2の機略図を示す。

第5回の実施例において、例盤絶象膜形成と基板の酸化を化学気層堆積法による絶象膜の形成成に置き換えることができる。即ち、ゲート形成後、基板表面に化学気層堆積法によつて30ヵmの二酸化シリコン膜25を全面に堆積し、イオン性にを行なうことによって、第一の実施例と同様に拡散層を形成できる。

#### (突筋例7)

前述の実施例 5 においてゲート側髪形成工程を 二回行なうことにより、LDD(lightly doped drain )構造を選成できる。 第10図に実施例7の概略図を示す。

すなわち、ゲートを加工した後、第一の二酸化シリコン29を地徴し異方性ドライエツチングを行ないゲートの側面を除いて除去する。 そして、シリコン基板21を熟酸化した後、第一のイオン注入を行ない第一段階の拡散層211を形成する。 あるいは実施例2のように堆積した二酸化シリコン膜を貫通してイオン注入を行なつてもよい。

さらに二酸化シリコン膜の堆積と具方性ドライエッチングをもう一度行ないゲート側面に第二の側壁二酸化シリコン210を形成し、シリコン基板21を酸化した後、イオン注入を行ない第二段階の拡散層212を形成する。この際、第一段階の拡散層211を第二段階の拡散層212より濃度を低くすることにより、LDD構造を形成することができた。

#### (実施例8)

第5の実施例において、ゲートをタングステン に代えた場合の例を示す。第11回にその概略を 示す。

その後、該酸化膜26を貫通して砒素イオン注入を行ない、ソース及びドレイン領域27を形成した。(実施例9)

五酸化タンタル23の形成と昇面酸化を行なつつた後、ゲート電極のタングステン213をパックステンの形成を見ながない。タングスタンとの形成を用りに非でも可能を対したのでは、213とのでは、213とのでは、カー・では、

その後、二酸化シリコン膜25を200mm数 面に形成した。前記タングステン上に形成した二酸化シリコンとゲート側面に形成した二酸化シリコンは化学気層堆積法で形成したが、タングステンの酸化を防止するために、反応容器内に大気中の酸素が混入しないように十分注意をはらうである。あるいは化学気層堆積法の代わりにプラズマを用いた化学気層堆積法でも形成できる。

実施例1~8に示した様に、本発明のトランジスタの性能はチャネル長が0.3 μ m以下の領域において極めて優れた特性が得られることがわかった。更に、このトランジスタを大量に用いた半導体メモリの性飽向上が顕著である。図14は本発明のトランジスタを用いて形成したメモリ崇子

のワード線遅延時間と従来の多結晶シリコンをワ ード線として、アクセス時間の遅延を回避するた め、アルミ配線をワード線上に配線して、一定間 隔で接続を行なっているメモリ素子の一定長のワ ード線の信号遅延時間を比較したものである。従 来の技術に比較して、加工レベルが 0.2 μmで は約1桁小さい遅延時間が得られることがわかっ た。これは、多結晶シリコンに比較してタングス テンの抵抗は20分の1以下にできるうえに、大 きな電流密度を流してもタングステンはアルミよ りも長い寿命があるので、アクセス速度を速くで きるからである。更に、アルミとワード線の接続 の為に、必要とされる2枚のマスクをなくすこと ができる。従って、本発明のトランジスタを高集 様メモリ素子に用いれば、単に、デバイスの信頼 性を高めるだけでなく、ワード線遅延の減少によ リアクセス速度が速くなり、マスク数の減少によ り工程数が減少するという効果も合わせて生じる。 以下に示した効果はダイナミックランダムアク

く、スタチィクランダムアクセスメモリ (SRAM)とかリードオンリーメモリ

(ROM)、不揮発性メモリーなどのメモリセル のトランジスタとして本発明のトランジスタを適 用した場合にも得られるものである。

#### 【発明の効果】

本発明の方法により遷移金属酸化膜をゲート総 縁膜として用いた電界効果型トランジスタにおい て、ゲート領域の熔部に楔形の酸化膜が生じない 構造が得ることができ電気的特性が良好トランジ スタを製造することができた。

特に、従来使用されている二酸化シリコンをゲート絶縁膜として用いたMOSFETに比較して優れた長期信頼性を有するMOSFETを製造することができた。

#### 4. 図面の簡単な説明

第1図化第一の実施例の概略図を示す。第2図は実施例1に示したデバイスの長期信頼性を従来の二酸化シリコンをゲート絶縁膜とするデバイスとの比較を示してある。第3図および第4図に本

現である。 発明を適用しない場合に生ずる問題点を示す。第 5回,第6回,第7回はそれぞれ第2,第3,第 4の実施例を示す。第8回起第5の実施例の概略 回を示す。第8回起第5の実施例の概略 回を示す。第6回乃至第14回はそれぞれ他の実施例を示す。

セスメモリ(DRAM)に適用した場合だけでな

1 … p型Si基板、2 … 五酸化タンタル、3 … 二酸化シリコン(昇面酸化膜)、4 … タングステン電極、5 … P S G 膜、5 … 侧壁線線 8 … 金属 度 拡散層、7 … 層間絶縁膜、8 … 金属 配線、9 … 側壁絶縁膜、10,15 … 第一の P S G 膜、11,16 … 第一の n 型高濃度拡散層、13,18 … 第一の P S G 膜、14,18 … 第二の n 型高濃度拡散層、17 … 第二の個壁絶縁膜、21 … Si基板、22 … 素子分離絶縁膜、23 … 五酸化シリコン(昇面酸化皮)、23′ … 二酸化シリコン 膜、24 … 多結晶 S i ゲート電極、25 … 個壁保 段 後縁膜、26 … 多結晶 シリ

コン酸化膜、27…m+拡散層領域、28…シリ


コン基板に成長した楔形酸化膜、281…多結晶 シリコンに成長した楔形酸化膜、29…第一の絶 緑膜、30…層間絶縁膜、31…金属配線、


210…第二の絶縁膜、211…第一の拡散層領域、第二の拡散層領域、212…タングステン電極、213…二酸化シリコン障。


代理人 弁理人 小川勝




## 特開平3-74878(8) ...











团

第




8 くこび形に成長したSi酸化膜 8'(こび形に成長に多結晶Si酸化膜


## 特開平3-74878(日)




9 PSGからなる側壁総縁膜 10 第1のPSG膜



- 第1のPS4膜 第1の7型高濃度拡射層 第2のM型紀経膜 第2のPS4膜 第2のM型高速度拡電炉 熱処理様のN型高速度拡電炉 15 16 17 18 19



オ1のn型高濃度拡散管 第1の側壁絶縁膜 第20PS4膜 第20R型高濃度拡散層 12 13 14



25′二酸化シリコン模

